

# Le Memorie



Tipi di memorie e circuiti di  
decodifica

# Il buffer three-state

- Un qualsiasi dispositivo può essere collegato sul bus di un sistema a microprocessore solo se può essere pilotato nello stato *normale funzionamento* o nello stato *alta impedenza*.
- Lo stato *normale funzionamento* corrisponde alla presenza dei livelli logici sui terminali del dispositivo, mentre lo stato *alta impedenza* corrisponde alla separazione elettrica del dispositivo dai suoi terminali, nel senso che le parti interne del dispositivo sono completamente scollegate dal bus, e tutti i segnali che transitano sul bus non influenzano affatto il componente.
- I dispositivi, quali LED o sensori ON/OFF, che non sono dotati di questa caratteristica, possono ugualmente far parte del sistema di elaborazione inserendo tra il dispositivo e il bus un buffer three-state.

# Il buffer three-state

- Un buffer three-state ha un funzionamento analogo a quello di un interruttore, nel quale i punti A e B vengono collegati o separati tramite un'azione meccanica sul pulsante.
- Nel buffer la stessa operazione viene eseguita mediante un segnale binario applicato sulla linea E (Enable).



# La porta Not

- La porta Not è un dispositivo con un ingresso ed una uscita. Il suo funzionamento consiste nel fornire sulla linea di uscita il valore binario opposto a quello applicato in ingresso.





Tabella di verità

Ingresso	Uscita
0	1
1	0


# Circuito Latch



- L'uscita di una porta not viene collegata all'ingresso dell'altra.
- Le due porte non sono perfettamente uguali, quindi una delle due raggiungerà, prima dell'altra, il valore 1 sull'uscita, costringendo l'altra a fornire uno 0 in uscita.
- Il circuito raggiunge una condizione di equilibrio: l'uscita di una fornisce l'ingresso all'altra. Su un terminale si avrà un 1 e sull'altro si avrà uno 0. Poiché tale configurazione si autosostiene il circuito rappresenta un bit di memoria.

# La porta AND

- È un dispositivo che possiede due ingressi ed una sola uscita. L'uscita è a livello 1 se e solo se entrambi gli ingressi sono a livello 1.




Porta And

Tabella di verità

A	B	U
0	0	0
0	1	0
1	0	0
1	1	1

# La porta Nand

L'applicazione di una porta Not sull'uscita di una porta And forma una porta Not-And, detta Nand. Per ridurre le dimensioni del simbolo, la porta Not viene rappresentata con un piccolo cerchio.




Porta Nand

Tabella di verità

A	B	U
0	0	1
0	1	1
1	0	1
1	1	0

# La porta Or

- È un dispositivo che possiede due ingressi ed una sola uscita. L'uscita è a livello 1 se almeno un ingresso è livello 1.



Porta Or

Tabella di verità

A	B	U
0	0	0
0	1	1
1	0	1
1	1	1

# La porta Nor

- L'applicazione di una porta Not sull'uscita di una porta Or forma una porta Not-Or, detta Nor. Per ridurre le dimensioni del simbolo, la porta Not viene rappresentata con un piccolo cerchio.




Tabella di verità

A	B	U
0	0	1
0	1	0
1	0	0
1	1	0

# Gating con porte Nand

- Una delle due linee di ingresso della porta NAND viene usata come *controllo*, l'altra linea viene usata per leggere il dato.




Tabella di verità

Controllo	Ingresso	U
0	0	1
0	1	1
1	0	1
1	1	0


La porta NAND, usata come gate control, ha il seguente funzionamento:

se l'ingresso di controllo,

- si trova a livello '0', la porta è disabilitata e l'uscita è alta
- si trova a livello '1', la porta è abilitata e si comporta da invertitore, cioè l'uscita assume il valore logico opposto a quello applicato sull'altro ingresso.

# Flip Flop SR (stato Reset)


- Le linee di controllo assumono i nomi S (Set) e R (Reset). Queste vengono utilizzate per scrivere nel dispositivo, mentre la linea Q viene usata per leggere il dato



Si supponga di applicare sulle linee di controllo i valori:  
S=1 e R=0

Se R=0, l'uscita della porta P2 è  $\bar{Q}$ =1, Questo valore viene dato in ingresso alla porta P1. Se l'altro ingresso è S=1, all'uscita della porta P1 si ha Q=0.

# Flip Flop SR (stato Set)





Si supponga di applicare sulle linee di controllo i valori:  
 $S=0$  e  $R=1$

Se  $S=0$ , l'uscita della porta P1 è  $Q=1$ , Questo valore viene dato in ingresso alla porta P2.  
Se l'altro ingresso è  $R=1$ , all'uscita della porta P2 si ha  $\bar{Q}=0$ .


# Flip Flop SR (stato Memoria)

Dopo aver portato il flip flop in uno dei due stati, Set o Reset, il passaggio delle linee S ed R a livello 1 non modifica lo stato del flip flop, pertanto  $S=R=1$  è detto stato di memorizzazione.



# Flip Flop SR con Enable


- Se la linea di Enable viene portata a livello 0, il flip flop si trova nello stato di memorizzazione.
- Se la linea Enable viene portata a livello 1 il flip flop si porta nello stato pilotato dalle linee S ed R




Enable	Ingressi	Stato (Q)
0	S=X e R=X	Memoria
1	S=0, R=1	Reset (Q=0)
1	S=1, R=0	Set (Q=1)

# Flip Flop tipo D

- Per scrivere un dato nel flip flop, le linee S e R devono avere sempre valori complementari, quindi si può usare una sola linea per scrivere un dato.




Circuito del Flip Flop tipo D



Simbolo

# Cella di memoria

- Nel flip flop di tipo D, la linea D serve per scrivere un dato, la linea Q serve per leggere il dato memorizzato.




Lettura: il dispositivo viene selezionato  $S=1$ , riceve il segnale  $Read=1$  e fornisce il dato sulla linea D

Scrittura: il dispositivo viene selezionato  $S=1$ , sulla linea D si deposita il dato e si fornisce il segnale  $Write=1$

# Multiplexer


- È un circuito con  $N$  ingressi, 1 uscita e  $\log_2 N$  linee di selezione.
- Gli ingressi sono numerati da 0 a  $N-1$ . In uscita si ritrova il valore binario presente sulla linea il cui numero corrisponde alla configurazione binaria applicata sulle linee di selezione.



$S_1$	$S_0$	Uscita
0	0	$U=I_0$
0	1	$U=I_1$
1	0	$U=I_2$
1	1	$U=I_3$

# Demultiplexer


- È un circuito con N uscite, 1 ingresso e  $\log_2 N$  linee di selezione.
- Le uscite sono numerate da 0 a N-1. Il valore binario presente sulla linea di ingresso viene ripetuto sulla linea di uscita il cui numero corrisponde alla configurazione binaria applicata sulle linee di selezione.



S <sub>1</sub>	S <sub>0</sub>	Uscita
0	0	U <sub>0</sub> =I
0	1	U <sub>1</sub> =I
1	0	U <sub>2</sub> =I
1	1	U <sub>3</sub> =I

# Decodificatore

- È un dispositivo con N ingressi e  $2^N$  linee di uscita. Le uscite sono numerate da 0 a  $2^N - 1$ .
- è a livello alto la sola linea di uscita il cui numero corrisponde alla configurazione binaria applicata in ingresso.



A1	A0	Uscite
0	0	$U_0=1 - U_1=U_2=U_3=0$
0	1	$U_1=1 - U_0=U_2=U_3=0$
1	0	$U_2=1 - U_0=U_1=U_3=0$
1	1	$U_3=1 - U_0=U_1=U_2=0$

# Memoria

